登纳德缩放¶

1. 一句话锚点¶

登纳德缩放说的是：把晶体管做得更小时，如果电压等参数按比例一起降，单位面积发热可以保持不变，从而允许在更高密度下继续提升性能。

2. 形式定义 / 定律¶

设特征尺寸缩放因子为 \(k\)（\(0<k<1\)，表示新尺寸为旧尺寸的 \(k\) 倍）。理想登纳德缩放（理想 MOSFET 等比例缩放）假设：

• 线性尺寸（长、宽、氧化层厚度等）\(\propto k\)
• 电压 \(V\)、阈值电压 \(V_{th}\) \(\propto k\)
• 电场强度近似保持不变
• 单管电容 \(C\) \(\propto k\)，电流按缩放规则变化，使延迟可下降、频率可提升

在动态功耗主导且面积、开关活动等条件可比时，有

并可推出功率密度 \(D=P/A\) 在理想条件下近似不随 \(k\) 增长。关键前提：漏电可忽略、电压可持续按比例下降、器件物理仍满足长沟道近似的缩放关系；这些前提在深亚微米后逐步失效。

3. 符号与量纲词典¶

量纲检查：\(C V^2 f\) 的量纲为 \(\mathrm{F}\cdot \mathrm{V^2}\cdot \mathrm{Hz}=(\mathrm{C/V})\cdot \mathrm{V^2}\cdot \mathrm{s^{-1}}=\mathrm{C\cdot V\cdot s^{-1}}=\mathrm{J/s}=\mathrm{W}\)，与功率一致。

4. 直观图像 / 心智模型¶

把晶体管开关想成给微小水桶充放水：尺寸变小，水桶（电容）变小；电压变低，相当于水位差变小。理想情况下，每次“搬运”的能量显著下降，即使开关更快、单位面积开关更多，总发热密度也能被压住。类比失效点：真实器件存在漏电“渗水”、阈值电压不能无限降低、电压下降遇到噪声裕量与可靠性下限，因此“缩小就一定更省电”的直觉会失效。

5. 最小正例 + 反例 + 边界情形¶

最小正例¶

2015 年某芯片电源电压 \(V_{2015}=1.2\ \text{V}\)。到 2025 年晶体管线性尺寸缩为原来的 \(1/4\)，即 \(k=1/4\)。在理想登纳德缩放下：

该结果体现了“电压随尺寸同比例下降”的核心规则。

反例（直觉会骗人）¶

尺寸缩小到 \(k=1/4\) 时，若认为电压仍可保持 \(1.2\ \text{V}\) 而功率密度不变，这一直觉是错的。因为 \(P=CV^2f\) 中 \(V^2\) 项未下降，而晶体管数量与频率变化会进一步放大功耗；真实工艺中电压仅降到 \(0.9\ \text{V}\) 就已导致功率密度显著上升（见功率密度缩放分析）。

边界情形¶

当 \(k \to 1\)（几乎不缩放）时，各量近似不变。当 \(k\) 很小但 \(V\) 受 \(V_{th}\)、噪声裕量与可靠性限制无法继续同比例下降时，理想缩放前提被破坏，进入后登纳德时代。

8. 核心性质与常用变形¶

• 尺寸-电压耦合：理想情况下 \(V \propto L\)，这是维持恒定电场与控制功率密度的关键。
• 动态功耗公式：\(P=CV^2f\) 是连接器件参数与系统功耗的核心桥梁，分析频率提升空间时必须同时看 \(C\) 与 \(V\)。
• 常用估算：已知 \(k\) 时先写 \(V_{\text{ideal}}=kV_0\)，再与实际电压比较，差值可用于解释功耗密度偏离理想值的原因。
• 何时用：解释早期“更小、更快、更省电”同时成立的历史阶段，以及为何电压墙会终结这一红利。

10. 常见误区¶

• 错：登纳德缩放只关心尺寸变小。正确说法：它要求尺寸、电压、掺杂等参数协同缩放，单独缩尺寸不足以保持功率密度。
• 错：只要工艺节点更先进，电压一定按比例下降。正确说法：阈值电压、漏电与可靠性限制使电压难以继续按 \(k\) 缩放。
• 错：动态功耗与电压成正比。正确说法：\(P\) 与 \(V^2\) 成正比，电压未降足会被平方项放大。

11. 适用范围与失效条件¶

适用范围：用于理解经典 CMOS 工艺缩放时代（大致至 2000s 中前期）性能与功耗协同演进的理想模型，以及作为对比现实工艺偏差的基准。

失效条件：当亚阈值漏电与栅漏电不可忽略、\(V_{th}\) 无法同比例下降、供电电压受噪声裕量限制而停滞、或互连/散热成为主导因素时，恒定功率密度结论失效。此时继续提高晶体管密度与频率会推高功率密度，直接导向暗硅问题。